摘 要

 

集成電路（IC）的核心是芯片。每塊集成電路芯片在使用前都需要封裝。封裝是IC芯片支撐、保護(hù)的必要條件，也是其功能實(shí)現(xiàn)的主要組成部分。隨著芯片及集成的水平不斷提高，電子封裝的作用正變得越來(lái)越重要。當(dāng)今芯片封裝技術(shù)發(fā)展也越來(lái)越快，以滿足不斷快速增長(zhǎng)的電子產(chǎn)品的需求。文章介紹了幾種芯片封裝技術(shù)的特點(diǎn)，并對(duì)未來(lái)的發(fā)展趨勢(shì)及方向進(jìn)行了初步分析。從中可以看出IC芯片與微電子封裝技術(shù)相互促進(jìn)，協(xié)調(diào)發(fā)展密不可分的關(guān)系。

 

1 什么是封裝

 

關(guān)注電腦核心配件發(fā)展的朋友都會(huì)注意到，廠商通常在推出革命性的CPU、內(nèi)存或者芯片組時(shí)，都會(huì)強(qiáng)調(diào)產(chǎn)品采用了新的封裝形式。不過(guò)，很多人對(duì)封裝并不了解。那么究竟什么是封裝？它對(duì)電腦硬件的發(fā)展有什么意義？

 

封裝技術(shù)其實(shí)就是一種將集成電路打包的技術(shù)。拿我們常見(jiàn)的內(nèi)存來(lái)說(shuō)，我們實(shí)際看到的體積和外觀并不是真正的內(nèi)存的大小和面貌，而是內(nèi)存芯片經(jīng)過(guò)打包即封裝后的產(chǎn)品。這種打包對(duì)于芯片來(lái)說(shuō)是必須的，也是至關(guān)重要的。因?yàn)樾酒仨毰c外界隔離，以防止空氣中的雜質(zhì)對(duì)芯片電路的腐蝕而造成電氣性能下降。另一方面，封裝后的芯片也更便于安裝和運(yùn)輸。由于封裝技術(shù)的好壞還直接影響到芯片自身性能的發(fā)揮和與之連接的PCB（Print Circuit Board，印刷電路板）的設(shè)計(jì)和制造，因此它是至關(guān)重要的。封裝也可以說(shuō)是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片和增強(qiáng)導(dǎo)熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁—芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過(guò)印刷電路板上的導(dǎo)線與其他器件建立連接。因此，對(duì)于很多集成電路產(chǎn)品而言，封裝技術(shù)都是非常關(guān)鍵的一環(huán)。芯片的封裝技術(shù)種類(lèi)實(shí)在是多種多樣，諸如DIP、QFP、TSOP、BGA、CSP等等，一系列名稱(chēng)看上去都十分繁雜，其實(shí)，只要弄清芯片封裝發(fā)展的歷程也就不難理解了。芯片的封裝技術(shù)已經(jīng)歷經(jīng)好幾代的變遷，技術(shù)指標(biāo)一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來(lái)越接近，適用頻率越來(lái)越高，耐溫性能越來(lái)越好，以及引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等，都是看得見(jiàn)的變化，而促使這種變化的最根本因素來(lái)自于市場(chǎng)需求。從80年代中后期開(kāi)始，電子產(chǎn)品正朝著便攜式/小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展，這種市場(chǎng)需求對(duì)電路組裝技術(shù)提出了相應(yīng)的要求：?jiǎn)挝惑w積信息的提高（高密度化）；單位時(shí)間處理速度的提高（高速化）。為了滿足這些要求，勢(shì)必要提高電路組裝的功能密度，這就成為了促進(jìn)芯片封裝技術(shù)發(fā)展的最重要的因素。CPU和其他超大型集成電路在不斷發(fā)展，集成電路的封裝形式也不斷作出相應(yīng)的調(diào)整變化，而封裝形式的進(jìn)步又將反過(guò)來(lái)促進(jìn)芯片技術(shù)向前發(fā)展。

 

2 開(kāi)山鼻祖——DIP

 

DIP（Dual In-line Package）封裝又被稱(chēng)為雙列直插式封裝，它應(yīng)該是人們最為熟悉的封裝技術(shù)之一。早在4004、8086和8088等CPU中便得到了應(yīng)用，如圖1。DIP有一個(gè)厚厚的外殼，從其兩側(cè)伸出兩列向下彎曲的外部引腳。DIP封裝的最大優(yōu)點(diǎn)就是適合在PCB板上實(shí)現(xiàn)穿孔焊接，操作起來(lái)比較簡(jiǎn)單，因此在現(xiàn)有半導(dǎo)體業(yè)中，DIP仍然占有一席之地，諸如某些BIOS芯片上就能見(jiàn)到它的身影。當(dāng)然，DIP的缺點(diǎn)還是相當(dāng)明顯的，芯片封裝面積和厚度都相對(duì)較大，由此也造成了整個(gè)芯片體積的增大。與此同時(shí)，外部引腳容易在芯片的插拔過(guò)程當(dāng)中損壞，不太適用于高可靠性場(chǎng)合。此外，DIP封裝還有一個(gè)致命的缺陷，那就是它只適用于引腳數(shù)目小于100 的中小規(guī)模集成電路，對(duì)于發(fā)展迅猛的芯片領(lǐng)域來(lái)說(shuō)，100引腳的限制是“致命”的，也正是這個(gè)原因，DIP慢慢退出了CPU封裝的舞臺(tái)。

 

 

3 早期強(qiáng)豪——QFP

 

當(dāng)CPU發(fā)展到80286時(shí)代，封裝技術(shù)的鼻祖DIP已經(jīng)不適合其需求了，QFP（Plastic Quad Flat Package，塑料方形扁平式封裝）出現(xiàn)了。與DIP相比，QFP同樣采用了引腳方式，不同的是改變了引腳從兩列伸出的方式，而是芯片四面全部有引腳，并且引腳從直插式改為了歐翹狀，如圖2，引腳間距可以更密，引腳可以更細(xì)。如此一來(lái)，在整個(gè)芯片面積不變的情況下可以容納更多的引腳，同時(shí)信號(hào)穩(wěn)定性好，能夠滿足芯片高頻率工作的需求。正是因?yàn)檫@些優(yōu)點(diǎn)，使得QFP封裝在80286時(shí)代得到了廣泛采用，并成為了當(dāng)時(shí)高密度封裝的唯一選擇。

 

為了適應(yīng)電路組裝密度的進(jìn)一步提高，QFP的引腳間距目前已從1.27 mm發(fā)展到了0.3 mm。由于引腳間距不斷縮小， I/O 數(shù)不斷增加，封裝體積也不斷加大，給電路組裝生產(chǎn)帶來(lái)了許多困難，導(dǎo)致成品率下降和組裝成本的提高。另方面由于受器件引腳框架加工精度等制造技術(shù)的限制，0.3 mm已是QFP引腳間距的極限，這都限制了組裝密度的提高。0.5 mm引腳間距、304條引腳已經(jīng)是目前電子封裝生產(chǎn)所能制造QFP封裝的最大值，若要容納更多的引腳，只有尋找更新的封裝，種種跡象表明QFP封裝已經(jīng)走到了發(fā)展的盡頭。

 

4 一代強(qiáng)手——TSOP封裝技術(shù)

 

20世紀(jì)80年代，內(nèi)存第二代的封裝技術(shù)TSOP（圖3）出現(xiàn)了，并得到了業(yè)界的廣泛認(rèn)可。時(shí)至今日TSOP仍舊是內(nèi)存封裝的主流技術(shù)。TSOP是“ThinSmall Outline Package”的縮寫(xiě)，中文意思是薄型小尺寸封裝。TSOP封裝是在芯片的周?chē)龀鲆_，采用SMT技術(shù)（表面貼裝技術(shù)）直接附著在PCB板的表面。TSOP封裝適合高頻應(yīng)用環(huán)境，可靠性也比較高。同時(shí)TSOP封裝具有成品率高、價(jià)格便宜等優(yōu)點(diǎn)，得到了極為廣泛的應(yīng)用。

 

TSOP封裝方式中，內(nèi)存芯片是通過(guò)芯片引腳焊接在PCB板上的，焊點(diǎn)和PCB板的接觸面積較小，使得芯片向PCB板傳熱就相對(duì)困難。而且TSOP封裝方式的內(nèi)存在頻率超過(guò)150 MHz后，會(huì)產(chǎn)生較大的信號(hào)干擾和電磁干擾。由于這樣的特點(diǎn)，使得TSOP封裝在SDRAM、DDR SDRAM時(shí)代大放異彩，不少知名內(nèi)存制造商如三星、現(xiàn)代、Kingston等目前都在采用這項(xiàng)技術(shù)進(jìn)行內(nèi)存封裝。但到了DDR2時(shí)代由于內(nèi)存需要更高的頻率，所以TSOP才被BGA/CSP等封裝逐步替代。

 

5 中流砥柱——BGA/CSP

 

20世紀(jì)90年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，芯片集成度不斷提高，I/O 引腳數(shù)急劇增加，功耗也隨之增大，對(duì)集成電路封裝的要求也更加嚴(yán)格。為滿足發(fā)展的需要，在原有封裝方式的基礎(chǔ)上，又增添了新的方式－球柵陣列封裝，簡(jiǎn)稱(chēng)BGA（Ball Grid Array Package）。BGA封裝技術(shù)已經(jīng)在GPU（圖形處理芯片）、主板芯片組等大規(guī)模集成電路的封裝領(lǐng)域得到了廣泛的應(yīng)用。它的 I/O 引線以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，引線間距大，引線長(zhǎng)度短，這樣BGA消除了精細(xì)間距器件中由于引線而引起的共面度和翹曲的問(wèn)題。BGA技術(shù)的優(yōu)點(diǎn)是可增加I/O數(shù)和間距，消除QFP技術(shù)的高引腳數(shù)帶來(lái)的生產(chǎn)成本和可靠性問(wèn)題。如圖4所示的NVIDIA公司的GeForce圖形芯片（GPU）體現(xiàn)了當(dāng)前工程技術(shù)的最高成就，相信看到芯片照片上那1144個(gè)焊球的人都會(huì)驚嘆不已。BGA一出現(xiàn)便成為CPU、圖形芯片、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

 

概括起來(lái)，和QFP相比，BGA的優(yōu)點(diǎn)主要有以下幾點(diǎn)：

 

（1） I/O 引線間距大（如1.0 mm，1.27 mm），可容納的 I/O 數(shù)目大（如1.27 mm間距的BGA在25 mm邊長(zhǎng)的面積上可容納350個(gè) I/O ，而0.5 mm間距的QFP在40 mm邊長(zhǎng)的面積上只容納304個(gè) I/O ）。

 

（2）封裝可靠性高（不會(huì)損壞引腳），焊點(diǎn)缺陷率低，焊點(diǎn)牢固。

 

（3）管腳水平面同一性較QFP容易保證，因?yàn)楹稿a球在溶化以后可以自動(dòng)補(bǔ)償芯片與PCB之間的平面誤差。

 

（4）回流焊時(shí)，焊點(diǎn)之間的張力產(chǎn)生良好的自對(duì)中效果，允許有50%的貼片精度誤差。

 

（5）有較好的電特性，由于引線短，導(dǎo)線的自感和導(dǎo)線間的互感很低，頻率特性好。

 

（6）能與原有的SMT貼裝工藝和設(shè)備兼容，原有的絲印機(jī)、貼片機(jī)和回流焊設(shè)備都可使用。

 

BGA的興起和發(fā)展盡管解決了QFP面臨的困難，但它仍然不能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對(duì)電路組件的要求，也不能滿足硅集成技術(shù)發(fā)展對(duì)進(jìn)一步提高封裝效率和進(jìn)一步接近芯片本征傳輸速率的要求，所以更新的封裝CSP（Chip Size Package，芯片尺寸封裝）又出現(xiàn)了，它的英文含義是封裝尺寸與裸芯片相同或封裝尺寸比裸芯片稍大。日本電子工業(yè)協(xié)會(huì)對(duì)CSP規(guī)定是芯片面積與封裝尺寸面積之比大于80%。CSP與BGA結(jié)構(gòu)基本一樣，只是錫球直徑和球中心距縮小了、更薄了，這樣在相同封裝尺寸時(shí)可有更多的 I/O 數(shù)，使組裝密度進(jìn)一步提高，可以說(shuō)CSP是縮小了的BGA。圖5展示的是行業(yè)領(lǐng)先內(nèi)存廠商Kingmax生產(chǎn)的基于CSP封裝技術(shù)的內(nèi)存芯片。

 

CSP之所以受到極大關(guān)注，是由于它提供了比BGA更高的組裝密度，而比采用倒裝片的板極組裝密度低。但是它的組裝工藝卻不像倒裝片那么復(fù)雜，沒(méi)有倒裝片的裸芯片處理問(wèn)題，基本上與SMT的組裝工藝相一致，并且可以像SMT那樣進(jìn)行預(yù)測(cè)和返工。正是由于這些無(wú)法比擬的優(yōu)點(diǎn)，才使CSP得以迅速發(fā)展并進(jìn)入實(shí)用化階段。目前日本有多家公司生產(chǎn)CSP，而且正越來(lái)越多地應(yīng)用于移動(dòng)電話、數(shù)碼錄像機(jī)、筆記本電腦等產(chǎn)品上。從CSP近幾年的發(fā)展趨勢(shì)來(lái)看，CSP將取代QFP成為高I/O引線IC封裝的主流。

 

6 主流C PU 封裝技術(shù)——PGA

 

PGA（Pin Gird Array Package，格柵陣列封裝）是最常見(jiàn)的CPU封裝方式之一，目前大多數(shù)CPU均采用此類(lèi)封裝方式，如圖6。PGA封裝最大的優(yōu)點(diǎn)是安裝方便，適用于高頻率芯片。PGA封裝在芯片下方圍著多層方陣形的插針，每層方陣形插針是沿芯片的四周、間隔一定距離排列的，根據(jù)針腳數(shù)目的多少，可以圍成2～6圈。PGA封裝缺點(diǎn)是耗電量較大。

 

從486時(shí)代開(kāi)始，出現(xiàn)了一種名為ZIF（Zero Insertion Force Socket，零插拔力插槽）的CPU插槽，使用PGA封裝的CPU可以很輕松地插入這種插槽中，并將扳手壓回原處，利用插槽本身的特殊結(jié)構(gòu)產(chǎn)生的擠壓力，使CPU的針腳與插槽“親密”接觸。反之，拆卸CPU時(shí)只須將插槽的扳手輕輕抬起，則壓力解除，CPU即可輕松取出。這種插槽一直沿用至今，專(zhuān)門(mén)用于安裝和拆卸PGA封裝的CPU。

 

7 高性能芯片封裝首選——LGA

 

LGA全稱(chēng)是Land Grid Array，直譯就是柵格陣列封裝。這種封裝技術(shù)實(shí)際上是PGA 封裝的改良。和PGA封裝相比，LGA首先將底部的所有引腳去掉，轉(zhuǎn)而變成了平面上的大量觸點(diǎn)，如圖7。這樣一來(lái)就徹底消除了PGA封裝引腳密度增加之后相互的信號(hào)干擾問(wèn)題。LGA封裝可以直接上錫裝在PCB上，也可以通過(guò)LGA插座與芯片連接，在采用這樣的連接方式后，芯片與PCB的距離得以顯著縮短，使得LGA封裝的電氣性能更好于PGA。

 

正是因?yàn)長(zhǎng)GA封裝擁有更為優(yōu)秀的特性，使得當(dāng)今各種高密度的CPU、FPGA、DSP等芯片都紛紛轉(zhuǎn)向LGA封裝，其中Intel早在2005年就將旗下的Pentium、Celeron處理器轉(zhuǎn)為L(zhǎng)GA封裝，從而保證CPU頻率的提升不受封裝電氣性能的阻礙，其它芯片廠商也開(kāi)始全面為用戶(hù)提供LGA封裝的產(chǎn)品。毫無(wú)疑問(wèn)，LGA封裝將會(huì)在未來(lái)逐步取代PGA，成為主流的芯片封裝形式。

 

8 新興力量—MCM

 

BGA封裝比QFP先進(jìn)，但它的芯片面積/封裝面積的比值仍很低。這時(shí)有人設(shè)想，當(dāng)單芯片一時(shí)還達(dá)不到多種芯片的集成度時(shí)，能否將多個(gè)集成電路芯片在高密度多層互聯(lián)基板上用表面安裝技術(shù)（SMT）組裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM（Multi Chip Model）。它將對(duì)現(xiàn)代化的計(jì)算機(jī)、自動(dòng)化、通訊業(yè)等領(lǐng)域產(chǎn)生重大影響。Intel推出的新一代處理器酷睿2雙核處理器采用了MCM技術(shù)，擁有兩個(gè)處理核心，能更好地運(yùn)行多個(gè)程序，現(xiàn)在酷睿2四核處理器也已經(jīng)開(kāi)始大量上市，從這里開(kāi)始，Intel CPU封裝歷史又要邁開(kāi)新的一步。

 

MCM的特點(diǎn)有：

 

（1）封裝延遲時(shí)間縮小，易于實(shí)現(xiàn)組件高速化；

 

（2）縮小整機(jī)/組件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3；

 

（3）可靠性大大提高；

 

9 封裝極致—3D 封裝技術(shù)

 

在上述文章中我們介紹的所有封裝技術(shù)，伴隨著芯片體積的增加最后封裝出來(lái)的產(chǎn)品面積也將會(huì)顯著增加。那在現(xiàn)有技術(shù)條件和有限的空間內(nèi)，如何進(jìn)一步提升晶體管的密度？業(yè)界想到了讓芯片縱向發(fā)展的辦法。3D封裝技術(shù)也因此誕生。3D封裝可以通過(guò)兩種方法實(shí)現(xiàn)：封裝內(nèi)的裸片堆疊和封裝堆疊，如圖8，封裝堆疊又可分為封裝內(nèi)的封裝堆疊和封裝間的封裝堆疊。兩種方法各有利弊?？傮w上說(shuō)：

 

（1）封裝堆疊已經(jīng)研發(fā)出不同的形式，這種封裝使得能夠堆疊來(lái)自不同供應(yīng)商和混合集成電路技術(shù)的裸片，也允許在堆疊之前進(jìn)行預(yù)燒和檢測(cè)。

 

（2）封裝堆疊包括翻轉(zhuǎn)一個(gè)已經(jīng)檢測(cè)過(guò)的封裝，并堆疊到一個(gè)基底封裝上面，后續(xù)的互連采用線焊工藝。封裝堆疊的裝配過(guò)程類(lèi)似于裸片堆疊CSP。封裝堆疊在印制板裝配的時(shí)候需要另外的表面安裝堆疊工藝。

 

（3）因?yàn)槁闫询BCSP在開(kāi)發(fā)Z方向空間（即高度）的同時(shí)還保持了其X和Y方向上的元件大?。ê穸燃词乖黾右彩欠浅Ｐ。?，這種封裝已經(jīng)被很多手機(jī)應(yīng)用所接受。裸片堆疊CSP封裝的主要缺點(diǎn)在于堆疊中的一層集成電路出現(xiàn)問(wèn)題，所有堆疊的裸片都將報(bào)廢，但毫無(wú)疑問(wèn)裸片堆疊能夠獲得更為緊湊的芯片體積。

 

在裸片堆疊技術(shù)領(lǐng)域，業(yè)界最大的內(nèi)存、閃存制造商三星對(duì)此有著極為深入的研究。早在2006年初，三星就宣布了獨(dú)家用于內(nèi)存芯片的3D封裝技術(shù)。三星公司將這種新技術(shù)命名為“晶圓級(jí)的堆疊工藝”，簡(jiǎn)稱(chēng)WSP?，F(xiàn)有的芯片封裝依賴(lài)于對(duì)印刷電路板的有線連接，這種有線連接需要互連之間存在空間，以消除干擾，但是在制造高密度內(nèi)存之時(shí)，這種空間會(huì)成為制約因素。三星宣布的“通過(guò)矽”的互相連接技術(shù)，本質(zhì)上是激光在內(nèi)存芯片之間打孔，然后以導(dǎo)體材料填充這些孔，以產(chǎn)生垂直互連效果。三星公司則在一個(gè)封裝中堆疊了8個(gè)2 GB NAND芯片。這種容量16 GB的NAND芯片高度只有半個(gè)毫米（圖9）。

 

由于各種裸片堆疊技術(shù)的逐步成熟，在未來(lái)許多3D封裝都將會(huì)轉(zhuǎn)向裸片堆疊以進(jìn)一步降低體積。我們甚至可以期待在不久的將來(lái)通過(guò)3D封裝技術(shù)，一張SD卡的容量可以輕松突破20GB！

 

10 結(jié)語(yǔ)

 

究竟一片簡(jiǎn)單的芯片凝結(jié)了多少智慧我們無(wú)從考究，但要讓一片芯片正常運(yùn)行往往需要成千上萬(wàn)種技術(shù)的良好配合以及正常工作。作為芯片制造中不可或缺的封裝技術(shù)，每次封裝的進(jìn)化都將會(huì)帶動(dòng)整個(gè)芯片制造行業(yè)的巨大發(fā)展。芯片封裝就像是半導(dǎo)體行業(yè)的風(fēng)向標(biāo)，從一部封裝技術(shù)的簡(jiǎn)史中，我們就得以窺探半導(dǎo)體技術(shù)的發(fā)展足跡。